優先エンコーダで if/case を理解する

（2）プライオリティエンコーダとは

エンコード回路にも優先順位があります。これをプライオリティエンコーダといいます。

プライオリティエンコーダを簡単な例で説明します。A・B・C の 3 つのキーを入力し、2 ビットの信号を出力するエンコーダを考えます。

キーが押されていない状態（A=B=C=0）では出力は 00。A が押されると 01、B が押されると 10、C が押されると 11 になります。

もふねこ：
「優先順位」ってなんだか難しそうに聞こえるけど、要は「同時にボタンが押されたとき、どっちを優先するか」を決めるだけだよ🐾！
if文と casex文、最終的な回路は同じになるけど、シミュレーションでの「不定値（x）」の扱いが違うから、トラブルシュートの時は気をつけてね！

ところがこの真理値表では、複数の入力が同時に 1 になった場合に出力が決まりません。そこでキーに優先順位をつけて真理値表を作り直します。

ここでは A の優先順位が最も高く、LSB 側に行くほど優先順位が低くなるように設計します。

• A が押されているとき、B と C の値は出力に影響しない
• B と C が同時に押されても、出力は 10（B が優先）

このように入力に優先順位のあるエンコーダをプライオリティエンコーダと呼びます。

出力に影響を与えない入力部分を don't care（x） で表すと、優先順位を真理値表でシンプルに表現できます。

（3）if 文によるエンコーダ記述

入力が 8 本、出力が 3 本のプライオリティエンコーダを考えます。MSB 側（DIN[7]）の優先順位が最も高く、LSB 側に行くほど低くなります。

// if文によるプライオリティエンコーダ
module ENCODER_IF( DIN, DOUT );
    input  [7:0] DIN;
    output [2:0] DOUT;
    reg    [2:0] DOUT;

    always @( DIN ) begin
        if      ( DIN[7]==1'b1 )  DOUT <= 3'h7;
        else if ( DIN[6]==1'b1 )  DOUT <= 3'h6;
        else if ( DIN[5]==1'b1 )  DOUT <= 3'h5;
        else if ( DIN[4]==1'b1 )  DOUT <= 3'h4;
        else if ( DIN[3]==1'b1 )  DOUT <= 3'h3;
        else if ( DIN[2]==1'b1 )  DOUT <= 3'h2;
        else if ( DIN[1]==1'b1 )  DOUT <= 3'h1;
        else                      DOUT <= 3'h0;
    end
endmodule

（4）casex 文によるエンコーダ記述

同じ真理値表を、今度は casex 文を使って表現します。

// casex文によるプライオリティエンコーダ
module encoder_casex( DIN, DOUT );
    input  [7:0] DIN;
    output [2:0] DOUT;
    reg    [2:0] DOUT;

    always @( DIN ) begin
        casex( DIN )
            8'b1xxxxxxx:  DOUT <= 3'h7;
            8'b01xxxxxx:  DOUT <= 3'h6;
            8'b001xxxxx:  DOUT <= 3'h5;
            8'b0001xxxx:  DOUT <= 3'h4;
            8'b00001xxx:  DOUT <= 3'h3;
            8'b000001xx:  DOUT <= 3'h2;
            8'b0000001x:  DOUT <= 3'h1;
            8'b00000000x: DOUT <= 3'h0;
            default:      DOUT <= 3'hx;
        endcase
    end
endmodule

（5）優先順位のないエンコーダ

今度は優先順位のないエンコーダを記述します。このエンコーダは「入力 DIN のいずれか 1 ビットだけが常に 1」という前提のエンコーダです。複数の信号が同時に 1 になることはないものとして考えます。

// 優先順位のないエンコーダ
module enc_nonprior( DIN, DOUT );
    input  [7:0] DIN;
    output [2:0] DOUT;
    reg    [2:0] DOUT;

    always @( DIN ) begin
        case( DIN )
            8'b1000_0000:  DOUT <= 3'h7;
            8'b0100_0000:  DOUT <= 3'h6;
            8'b0010_0000:  DOUT <= 3'h5;
            8'b0001_0000:  DOUT <= 3'h4;
            8'b0000_1000:  DOUT <= 3'h3;
            8'b0000_0100:  DOUT <= 3'h2;
            8'b0000_0010:  DOUT <= 3'h1;
            8'b0000_0001:  DOUT <= 3'h0;
            default:       DOUT <= 3'hx;
        endcase
    end
endmodule

（6）ワンポイント・アドバイス：if 文と casex 文の動作の違い

本文中の 2 つのプライオリティエンコーダ（if 文版・casex 文版）は論理合成すると同じ回路が生成されます。しかし、シミュレーションの結果は必ずしも同じではありません。

（7）修了判定

論理合成結果

ENCODER_IF 論理合成レポート

************************************
レポート : area
回路    : ENCODER_IF
************************************
ポート数:           11
ネット数:           19
セル数:             12
セル種類:            7
組み合わせ回路:     17
非組み合わせ回路:    0
合計:               17

************************************
レポート : timing
回路    : ENCODER_IF
************************************
ライブラリ:         hd350s
配線遅延モデル:     hd350s_05k
コンディション:     MAX567
--------------------------------------
DIN[2] (in)      0.00    0.00
DOUT[0] (out)    0.00    2.51
データ到着時刻          2.51

ENCODER_CASEX 論理合成レポート

************************************
レポート : area
回路    : ENCODER_CASEX
************************************
ポート数:           11
ネット数:           19
セル数:             12
セル種類:            7
組み合わせ回路:     17
非組み合わせ回路:    0
合計:               17

************************************
レポート : timing
回路    : ENCODER_CASEX
************************************
ライブラリ:         hd350s
配線遅延モデル:     hd350s_05k
コンディション:     MAX567
--------------------------------------
DIN[2] (in)      0.00    0.00
DOUT[0] (out)    0.00    2.51
データ到着時刻          2.51

ENC_NONPRIOR 論理合成レポート

************************************
レポート : area
回路    : ENC_NONPRIOR
************************************
ポート数:           11
ネット数:           10
セル数:              3
セル種類:            1
組み合わせ回路:      9
非組み合わせ回路:    0
合計:                9

************************************
レポート : timing
回路    : ENC_NONPRIOR
************************************
ライブラリ:         hd350s
配線遅延モデル:     hd350s_05k
コンディション:     MAX567
--------------------------------------
DIN[5] (in)      0.00    0.00
DOUT[2] (out)    0.00    1.35
データ到着時刻          1.35

（6）修了判定

解答例：casex文を用いた記述

module PRI_ENC8 ( DIN, DOUT );
input  [7:0] DIN;
output [2:0] DOUT;
reg    [2:0] DOUT;

always @( DIN ) begin
    casex ( DIN )
        8'b1xxx_xxxx : DOUT <= 3'd7;
        8'b01xx_xxxx : DOUT <= 3'd6;
        8'b001x_xxxx : DOUT <= 3'd5;
        8'b0001_xxxx : DOUT <= 3'd4;
        8'b0000_1xxx : DOUT <= 3'd3;
        8'b0000_01xx : DOUT <= 3'd2;
        8'b0000_001x : DOUT <= 3'd1;
        8'b0000_0001 : DOUT <= 3'd0;
        default      : DOUT <= 3'dX;
    endcase
end
endmodule