パラメタライズで回路を汎用化する

（１）ここで学ぶ内容

HDLを使って回路記述に使えるライブラリをつくれます。ライブラリにはビット幅や上限値などを設定できるようにしておくと便利です。これを実現できるのがパラメタライズです。

（２）回路のパラメータ化

         HDLライブラリ（DB）
               │  │
        ┌──────┴──┴──────┐
        │    チップ全体   │
        │ ┌──────┐┌─────┐│
        │ │ライブ ││ライブ││
        │ │ラリの ││ラリの││
        │ │回路   ││回路  ││
        │ └──────┘└─────┘│
        │ ┌──────────────┐│
        │ │  新規設計の  ││
        │ │  回路ブロック││
        │ └──────────────┘│
        └────────────────┘

     ┌─────────────────────┐
     │   ライブラリの回路  │
     │  ─/ ─┬──[+]──┬─ /─ │
     │  ─/ ─┘       └─ /─ │
     │  ─/ ─────────── /─ │
     │                     │
     │  ─ [カウンタ]─[=MAX]─│
     └─────────────────────┘

大規模な回路の設計ではHDLを使っても多くの期間を必要とします。そこで一度設計した回路をHDLライブラリとして登録しておき、再利用して設計期間を短縮することもできます。

（３）パラメータによるライブラリの定義

回路をパラメータ化する例を紹介します。ここではビット幅をパラメータ化した2to1のセレクタを記述してみます。

このセレクタは選択信号SELが0のときDLを、1のときDHを選択し、Qに出力します。

  N   ┌─────────┐  N
 ─/─>│DL       │─/─>
  N  │      Q  │
 ─/─>│DH       │
     │SEL      │
  ───┤         │
     └─────────┘

module SEL2TO1( DL, DH, SEL, Q );
//パラメータ宣言でビット幅をパラメータ化
parameter        N = 4;
input    [N-1:0] DL, DH;
input            SEL;
output   [N-1:0] Q;
reg      [N-1:0] Q;

always @( DL or DH or SEL ) begin
    if ( SEL==1'b1 )
        Q <= DH;
    else
        Q <= DL;
end

endmodule

parameter宣言を使ってビット幅をパラメータ化します。ここでは入出力のビット幅を N とし、デフォルト値として N = 4（4ビット）を設定しています。ビット幅を宣言している部分を N を使って記述します。

セレクタの機能はalways文で記述しています。回路をパラメータ化してもこの部分はごく普通の記述になります。

（４）ライブラリの呼び出し

パラメータに値を設定するのは、ライブラリを呼び出す側の記述で行います。ここではNビットの2to1セレクタを呼び出して、8ビットのセレクタを記述します。

  8   ┌─────────┐  8
 ─/─>│DL       │─/─>
  8  │      Q  │
 ─/─>│DH       │
     │SEL      │
  ───┤         │
     └─────────┘

module SEL8( DL, DH, SEL, Q );
input  [7:0]  DL, DH;
input         SEL;
output [7:0]  Q;

// '#'でパラメータに値を設定
SEL2TO1 #(8) S1( DL, DH, SEL, Q );

endmodule

//Nビット 2to1 セレクタのライブラリ
module SEL2TO1( DL, DH, SEL, Q );
//パラメータ宣言でビット幅をパラメータ化
parameter        N = 8;  // ← 8が渡される
input    [N-1:0] DL, DH; // [7:0]
input            SEL;
output   [N-1:0] Q;       // [7:0]
reg      [N-1:0] Q;
    // その他の宣言や初期化処理

モジュール名 #(パラメータ値) インスタンス名( ポート接続 );

もふねこ：
パラメタライズ（parameter）を使えるようになると、同じコードを何度も書かなくてよくなるから、一気に「プロの設計者」っぽくなるよ🐾！
#(8)みたいに呼び出す時に値を渡すだけで、8ビット版や16ビット版が簡単に作れちゃうなんて魔法みたいだよね！

（５）複数パラメータのライブラリ

パラメータを複数もつライブラリを記述することができます。ここでは0からN-1までの値をとるN進のカウンタを記述してみます。出力のビット数はカウント値に依存しますのでこれもパラメータ化します。

     ┌─────────┐
     │RES      │  L
───> │      Q  ├─/─>
     │         │
───> │>CK      │
     └─────────┘

module N_COUNT( CK, RES, Q );
parameter    N = 16; // N進
parameter    L =  4; // ビット幅
input        CK;
input        RES;
output [L-1:0] Q;
reg    [L-1:0] Q;

always @( posedge CK or posedge RES ) begin
    if ( RES )
        Q <= 0;
    else if ( Q== N-1 )
        Q <= 0;
    else
        Q <= Q + 1;
end

endmodule

// N=24（24進カウンタ）, L=5（5ビット）
N_COUNT #(24, 5) C24( CK, RES, Q );

module N_COUNT( CK, RES, Q );
parameter    N = 24; // N進
parameter    L =  5; // ビット幅
input        CK;
input        RES;
output [4:0] Q;
reg    [4:0] Q;

always @( posedge CK or posedge RES ) begin
    if ( RES )
        Q <= 0;
    else if ( Q== 23 )
        Q <= 0;
    else
        Q <= Q + 1;
end

endmodule

（６）論理合成時の対応

パラメータ化したライブラリを論理合成する場合には特別な対応が必要です。前ページで紹介したN進カウンタを論理合成する場合を考えてみます。

パラメータ化したライブラリ
    n_count.v
        │
    compile
        │
      ネットリスト
   ⚠️ 4ビット、16進のまま

n_count.v    count24.v（呼び出し側）
    │               │
  analyze         compile
    │               │
  WORKライブラリ ←─┘
                    │
                  ネットリスト
               ✅ 5ビット、24進

パラメータ化したライブラリを論理合成する場合には、analyze コマンドを用います。analyze すると記述はWORKライブラリに格納されます。これは論理合成ツール上に構築された概念上のライブラリです。

analyze した後、呼び出し側の記述を論理合成します。呼び出し側はモジュール接続の記述になっています。この場合、下の階層であるN進カウンタはWORKライブラリから読み出され、呼び出し側と共に論理合成されます。生成されたネットリストは記述通りの5ビット24進カウンタになります。

define_design_lib WORK -path "./WORK"
    ‥ ライブラリを保存するディレクトリを設定しています
analyze -library WORK -f verilog n_count.v
    ‥ n_count.vをライブラリとして読み込みます
current_design COUNT24
    ‥ 論理合成対象をCOUNT24にして
compile
    ‥ 論理合成します

（７）修了判定 1

         N_COUNT
RES ───>│RES      │
        │      Q  ├──5──> Q
CK ────>│>CK      │
        └─────────┘

シミュレーション結果（24進カウンタ Q の遷移）

     0  CK=0  RES=0  Q= x
   500  CK=1  RES=0  Q= x
  1000  CK=0  RES=1  Q= 0
  1500  CK=1  RES=0  Q= 0
  2000  CK=0  RES=0  Q= 0
  2500  CK=1  RES=0  Q= 1
  3000  CK=0  RES=0  Q= 1
  3500  CK=1  RES=0  Q= 2
  4000  CK=0  RES=0  Q= 2
  4500  CK=1  RES=0  Q= 3
  
  
 19000  CK=0  RES=0  Q=17
 19500  CK=1  RES=0  Q=17  (0x11)
 20000  CK=0  RES=0  Q=18  (0x12)
 20500  CK=1  RES=0  Q=18
 
 25000  CK=0  RES=0  Q=23  (0x17)
 25500  CK=1  RES=0  Q= 0  ← 24でリセット（24進）
 26000  CK=0  RES=0  Q= 0
 26500  CK=1  RES=0  Q= 1

        |0     |5000  |10000 |15000 |20000 |25000
CK  ───┐_┌─┐_┌─┐_┌─┐_┌─┐_┌─┐_┌─┐_┌─┐_┌─┐_┌─
RES ────┐   └──────────────────────────────────
Q   xx│00│01│02│03│‥│0e│0f│10│11│12│‥│17│00│01

（８）修了判定 2

         N_COUNT
RES ───>│RES      │
        │      Q  ├──5──> Q
CK ────>│>CK      │
        └─────────┘