ステートマシンの考え方

条件分岐やループはソフトウェアだけの話ではありません。論理回路でも実現できます。それがステートマシンです。後のユニットでHDLを使って記述しますが、その容易さは感動的です。

「ステートマシン（状態遷移機械）」って必殺技みたいな名前だね🐾
これを使えば、自動販売機や信号機みたいな『順番に動く賢いシステム』が作れるようになるんだ！

1. ステートマシンとは

ステートマシン（状態機械）とは、いくつかの状態（ステート）を持ち、条件によって次の状態に遷移する回路です。

状態遷移図の読み方

状態遷移図は「どの状態にいるとき、どの条件で、どの状態に移るか」を表した図です。

2. 回路構成

ステートマシンは以下の2つのブロックで構成されます。

動作の流れ

1. 組み合わせ回路が「現在の状態」と「外部入力」から「次の状態」を計算する
2. CLK の立ち上がりで「次の状態」を D-FF に取り込み「現在の状態」になる
3. 「次の状態」が「現在の状態」と同じ場合は自己ループ（状態を保持）

3. 実例：CDトレイ制御

CDプレイヤーのトレイ開閉動作をステートマシンで表現します。

状態の定義（4つのステート）

状態遷移テーブル

4. ステートマシン vs カウンタ

5. 状態設計の手順

ステートマシンを設計するときは、いきなりVerilogのコードを書き始めるよりも、まず「何を状態として記憶する必要があるか」を整理すると迷いにくくなります。状態は、過去の入力や動作の履歴を回路の中に残しておくための名前です。

6. つまずきやすいポイント

ステートマシンは便利ですが、状態が増えるほど見落としも増えます。設計図の段階で次の点を確認しておくと、Verilogで書いた後のデバッグがかなり楽になります。

このページでは概念を中心に見ましたが、実際にVerilogでステートマシンを書くときは、状態レジスタ、次状態計算、出力計算を分けて考えるのが基本です。具体的な書き方は、後の 応用実験3: ステートマシンを回路で書く で詳しく扱います。

お疲れさま！これでLシリーズ（基礎ノート）はすべて完了だよ🐾
次からは、いよいよお待ちかねの「Verilog-HDLの書き方（文法ノート）」に突入するよ！一緒にコードを書いていこう！