🐾 もふねこのHDL実験ノート
🏠 ホーム このノートについて 目次
🏠 トップページへ
  • 基礎実験1: 論理回路の基礎
  • 基礎実験2: 組み合わせ回路を理解する
  • 基礎実験3: 順序回路とフリップフロップ
  • 基礎実験4: ステートマシンの考え方
  • 文法実験1: Verilogで加算回路を書く
  • 文法実験2: Verilogで順序回路を書く
  • 文法実験3: シミュレーションと論理合成を体験する
  • 文法実験4: Verilog基本文法(前編)
  • 文法実験5: Verilog基本文法(後編)
  • 文法実験6: Verilogの記述スタイルを学ぶ
  • 回路実験1: ゲート回路とセレクタを書く
  • 回路実験2: デコーダとエンコーダを書く
  • 回路実験3: 演算回路を書く
  • 回路実験4: 順序回路の書き方基礎
  • 回路実験5: フリップフロップを書く
  • 回路実験6: カウンタとシフトレジスタを書く
  • 回路実験7: ブロック図から回路を組み立てる
  • 回路実験8: 回路を書いて動作を確認する
  • 応用実験1: 優先エンコーダで if/case を理解する
  • 応用実験2: 記述順序でハマる落とし穴
  • 応用実験3: ステートマシンを回路で書く
  • 応用実験4: パラメタライズで回路を汎用化する
  • 応用実験5: ラッチを生む3つの原因と対策
  • 応用実験6: Verilog記述テクニック集
  • 応用実験7: コンパイラ指示子を使いこなす
  • 応用実験8: シミュレーション専用モデルを書く
  • 合成実験1: 論理合成の仕組みを知る
  • 合成実験2: 制約条件でタイミングを制御する
  • 合成実験3: 合成に強い書き方を学ぶ
  • 合成実験4: 論理合成を実際にやってみる
  • 合成実験5: スクリプトで論理合成を自動化する
  • 検証実験1: テストベンチの基本構造を知る
  • 検証実験2: テストベンチ専用の文法を学ぶ
  • 検証実験3: システムタスクで結果を出力する
  • 検証実験4: テストベンチのテクニック集
  • 検証実験5: タスクでテストベンチを効率化する
  • 検証実験6: 回路検証を実際にやってみる
  • HDL Review Lab
  • 実験ログ1: Sim/Synthミスマッチを解剖する
  • 実験ログ2: Latch地獄から脱出した3日間
  • 実験ログ3: Warning放置で溶かした話 ベスト5

🐾 もふねこコラム

大学での実習指導で見つかった学生のつまずきや、実務の失敗談をnoteで公開しているよ!

つまずき解決LSIコラム ↗

お問い合わせ

「もふねこのHDL実験ノート」に関するご意見、ご感想、記事の内容に関するご質問などがありましたら、以下のフォームよりお気軽にお問い合わせください。

※内容によっては、ご返信までにお時間をいただく場合や、お答えできない場合がございます。あらかじめご了承ください。

お問い合わせ前にご確認ください

記事の誤記、コード例の不具合、説明が分かりにくい箇所、リンク切れなどを見つけた場合は、該当ページ名や該当箇所を添えてお知らせいただけると助かります。

  • Verilog-HDLや論理回路に関する質問は、読んでいるページ名と、どこでつまずいたかをできるだけ具体的に書いてください。
  • コードに関する質問では、試したコード、エラーメッセージ、期待した動作、実際の動作が分かると確認しやすくなります。
  • 課題・業務・研究内容の代行や、個別環境に依存する詳細なデバッグには対応できない場合があります。

返信について

返信をご希望の場合は、メールアドレスをご入力ください。いただいた内容は確認のうえ、必要に応じて記事の修正や追記の参考にします。個人情報の取り扱いについては、プライバシーポリシー・免責事項をご確認ください。

※返信をご希望の場合のみ入力してください。公開されることはありません。
🐾 もふねこのHDL実験ノート

Verilog-HDLを基礎から実践まで体系的に学ぶための実験ノート。

ホーム 目次 運営者情報 お問い合わせ プライバシーポリシー・免責事項 もふねこコラム(外部note)
※当サイトのご利用にあたってはプライバシーポリシー・免責事項をご確認ください。
© 2026 もふねこ All rights reserved.